Цель работы:
Изучение микропроцессорной секции 1804ВС1, принципов микропрограммирования режимов ее работы и взаимодействия ее с блоком микропрограммного управления (микропроцессорной секцией 1804ВУ1).
Постановка задачи:
1. Перед выполнением работы следует ознакомиться с следующими теоритическии данными:
- изучить структурную схему микропроцессорной секции К1804ВС1, основные блоки и взаимодействие между ними;
- знать управляющие входы БИС и задаваемые с их помощью функции, порядок взаимодействия блоков;
- изучить структурная схему лабораторной установки, формат используемой микрокоманды;
- знать режимы работы лабораторной установки, их задание с помощью переключателей МТ1804;
- изучить основные системные параметры БИС;
2. Написать микропрограмму для выданного варианта задания. Микропрограмма записывается в память микропрограмм начиная с нулевого адреса и оформляется в виде таблицы. Назначение разрядов микрокоманды МТ1804, формат таблицы команд представлены на рисунке 2.2 и 2.3.
3. Составить план работы по отладке микропрограммы с учетом особенностей лабораторной установки (многофункциональное назначение индикации данных, связь отображаемой на индика-
ции данных информации с положением переключателей мультиплексора (таблица 1.2):
Требуется разработать микропрограмму выполнения арифметических операций в соответствии с блок-схемой (рис. 1.1):
Рисунок 1.1 – блок схема алгоритма алгоритма микропрограммы арифметических операций;
Требуется разработать микропрограмму формирования временного интервала в соответствии с блок-схемой (рис. 1.2):
Рисунок 1.2 – блок схема алгоритма микропрограммы ;
Ход работы:
Теоритические сведения:
На рисунке 2.1 приведена четырехразрядная микропроцессорная секция 1804ВС1, предназначенная для построения операционных блоков цифровых устройств с разрядностью, кратной четырем.
На схеме можно выделить следующие четыре крупных блока:
- блок внутренней памяти;
- блок арифметико-логический;
- блок регистра Q;
- блок управления;
Рисунок 2.1 – схема четырехразрядной микропроцессорной секции 1804ВС1;
Блок внутренней памяти:
- Регистровое запоминающее устройство РЗУ с двумя независимыми каналами выбора информации по адресам A и B;
- На входе РЗУ (регистрового запоминающего устройтсва) включен сдвигатель данных СДА, позволяющий записывать данные в РЗУ как без сдвига, так и со сдвигом влево или вправо на один разряд;
- Запись в РЗУ возможна только по адресу B;
- Регистры РгA и РгB на выходе РЗУ представляют собой 4-разрядные параллельные регистры с однофазной записью;
- Выбор из блока внутренней памяти любого регистра общего назначения (РОН) в качестве источника инофрмации осуществляется сигналами на адресных входах A0 – A3 или B0 – B3. Запись данных адресуется в РОН, адресуемый сигналами на адресных входам B0 – B3.
- Как уже говорилось, информация может быть сдвинута на разряд влево или вправо с помощью СДА, управляемый сиганалами с дешифратора приёмника результата.
Арифметическо-логический блок:
- Включает в себя двухвходовое АЛУ, выполняющее 8 операций и формирующее четыре признака результата (перенос из старшего разряда C4, переполнение OVR, знак или содержимое старшего разряда на выходе F3 АЛУ, признак Z – нулевое значение результата на всех выходах АЛУ).
- На выходах АЛУ включен селектор источника данных (СИД), позволяющий комбинировать в качестве пары операндов АЛУ информацию из пяти источников: с внешней шины данных D0-D3, с каналов A и B, с регистра Q. Пятый источник – условный, он представляет собой нулевую константу, которую можно подать на один из входов АЛУ.
- С выхода АЛУ информация подается на селектор выходных данных (СВД). На второй вход селектора инофрмация может быть передана прямо с выхода А РЗУ, минуя АЛУ.
- С выхода СВД информация через управляемые усилители передается на выходную шину МПС, трехстабильную шину Y.
- Управление арифметическо-логическим блоком осуществляется в соответствии с таблицами 2.1 – 2.3:
Таблица 2.1 – управление источниками операндов:
Таблица 2.2 – зависимость функции АЛУ от кода микрокоманды:
OR – логическое ИЛИ; AND – логическое И; NOT – инверсия; MOD – сложение по модулю 2.
Таблица 2.3 – управление приёмником результата:
F3, OVR, C4 – флаги состояния АЛУ;
F – результат опреации АЛУ;
Арифметические операции в АЛУ выполняются с учетом значения сигнала входного переноса C0, по правилам дополнительного кода при представлении чисел.
Блок управления:
- Формирует управляющие сигналы для остальных блоков МПС. Входами блока являются шины кода микрокоманды I0-I8, которые, согласно формату микрокоманды, можно разделить на три группы. Блок управления также можно представить состоящим из трёх частей, причем первая вырабатывает сигналы управления для СИД, вторая - для АЛУ, а третья - для СВД, РгQ и сдвигателей СДР и СДА. Вырабатываемые микропроцессорной секцией 1804ВС1 признаки фиксируются в регистре состояния и через мультиплексор передаются на вход схемы 1804ВУ1 для осуществления способов адресации по условиям ( нулевой результат, перенос и т. д.).
На рисунке 2.2 – 2.4 показаны формат, значения битов, зависимость адреса перехода от кода микрокоманды операционного блока 1804ВС1:
Рисунок 2.2 – формат микрокоманды операционного блока 1804ВС1;
Рисунок 2.3 – значения битов микрокоманды операционного блока 1804ВС1;
Рисунок 2.4 – зависимость адреса перехода от кода микрокоманды операционного блока 1804ВС1;
В МТ1804 имеется три группы переключателей: переключатели "АДДРЕС", переключатели "ДАННЫЕ" и переключатели "МУЛЬТИПЛЕКСОР", которые обеспечивают занесение в микропрограммную память исследуемые программы. Кроме того устройство содержит :
- переключатель режимов "ЗАГРУЗКА/РАБОТА";
- кнопку ЗАГРУЗКА;
- кнопку ПУСК.
Светодиодные индикаторы "МИКРОКОМАНДА" предназначены для индикации содержимого регистра микрокоманд. Индикация 32-разрядного слова четырьмя светодиодами осуществляется потетрадно.
Номер тетрады, выводимой на индикацию, определяется положением переключателей "МУЛЬТИПЛЕКСОР" в двоичном коде. ВЕРХНЕЕ ПОЛОЖЕНИЕ ПЕРЕКЛЮЧАТЕЛЯ СООТВЕТСТВУЕТ ЛОГИЧЕСКОЙ ЕДИНИЦЕ.
Светодиодные индикаторы "ПАМЯТЬ" предназначены для индикации содержимого микропрограммной памяти. Содержимое нужного адреса памяти выводится на индикацию потетрадно в соответствии с положением переключателей "ДАННЫЕ" и "МУЛЬТИПЛЕКСОР", причем двоичный код, набранный на переключателях "МУЛЬТИПЛЕКСОР" соответствует номеру тетрады.
Светодиодные индикаторы "ДАННЫЕ" предназначены для индикации прохождения данных в тридцати двух точках схемы устройства. Коммутация светодиодов осуществляется переключателями
" МУЛЬТИПЛЕКСОР ".
На рисунке 2.5 показаны отображаемые на индикаторы выходы операционного блока 1804ВС1;
Тесты микропрограмм:
2.1 Микропрограмма выполнения арифметических операций:
Таблица 3.1 – микропрограмма выполнения арифметических операций
|
Номер тетрады |
111 |
110 |
101 |
100 |
011 |
010 |
001 |
000 |
|
|
Адрес памяти |
BR3- BR0 |
P3- P0 |
MS2, I8-I6 |
MS1, I2-I0 |
C0, I5-I3 |
A3- A0 |
B3- B0 |
D3- D0 |
Примечание |
|
0000 |
0000 |
0010 |
0011 |
0111 |
0011 |
0000 |
0010 |
0101 |
2р OR 0 |
|
0001 |
0000 |
0010 |
0011 |
0111 |
0011 |
0000 |
0100 |
0010 |
4p OR 0 |
|
0010 |
0000 |
0010 |
0000 |
0001 |
0000 |
0010 |
0100 |
0000 |
2p + 4p + Cn |
|
0011 |
0000 |
0010 |
0100 |
0000 |
0111 |
0000 |
0000 |
0000 |
F/2 – B, Q/2 - Q |
|
0100 |
0000 |
0010 |
0011 |
0010 |
0011 |
0000 |
0101 |
0000 |
5p = F |
На рисунке 3.1 показана работа микропрограммы выполнения арифметических операций на эмуляторе:
Рисунок 3.1 – работа микропрограммы выполнения арифметических операций на эмуляторе.
2.2 Микропрограмма формирования временного интервала:
Таблица 3.2 - микропрограмма формирования временного интервала;
|
Номер тетрады |
111 |
110 |
101 |
100 |
011 |
010 |
001 |
000 |
|
|
Адрес памяти |
BR3- BR0 |
P3- P0 |
MS2, I8-I6 |
MS1, I2-I0 |
C0, I5-I3 |
A3- A0 |
B3- B0 |
D3- D0 |
Примечание |
|
0000 |
0000 |
0010 |
0011 |
0111 |
0011 |
0000 |
1011 |
1110 |
11p OR 0 |
|
0001 |
0000 |
0010 |
0011 |
0111 |
0011 |
0000 |
1100 |
1110 |
12p OR 0 |
|
0010 |
0000 |
0010 |
0011 |
0111 |
0011 |
0000 |
0001 |
1110 |
1p OR 0 |
|
0011 |
0000 |
0010 |
0011 |
0101 |
0000 |
1011 |
1011 |
0001 |
11p + 1 |
|
0100 |
0011 |
0000 |
0001 |
0111 |
0100 |
0000 |
0000 |
0000 |
1’ |
|
0101 |
0000 |
0010 |
0011 |
0101 |
0000 |
0011 |
1100 |
0001 |
12p + 1 |
|
0110 |
0011 |
0000 |
0001 |
0111 |
0100 |
0000 |
0000 |
0000 |
1’ |
|
0111 |
0000 |
0010 |
0011 |
0101 |
0000 |
0010 |
0001 |
0001 |
1p + 1 |
|
1000 |
0011 |
0000 |
0001 |
0111 |
0100 |
0000 |
0000 |
0000 |
1’ |
|
1001 |
0011 |
0001 |
0001 |
0111 |
0100 |
0000 |
0000 |
0000 |
2’ |
1’ - Условный переход на 3 если F == 0;
2’ – Безусловный переход на 3;
На рисунке 3.2 показана работа микропрограммы формирования временного интервала на эмуляторе лабораторного стенда МТ1804.
Рисунок 3.2 – работы микропрограммы формирования временного интервала на эмуляторе лабораторного стенда МТ1804.
Вывод:
На основании лабораторной работы были изучены:
- структурная схема микропроцессорной секции К1804ВС1, основные блоки и взаимодействие между ними;
- управляющие входы БИС и задаваемые с их помощью функции, порядок взаимодействия блоков;
- структурная схема лабораторной установки, формат используемой микрокоманды;
- режимы работы лабораторной установки, их задание с помощью переключателей МТ1804;
- основные системные параметры БИС;
Также были написаны микропрограммы выполнения арифмметических операций и формирования временого интервала в соответствии с вариантом задания. Работа микропрограмм была проверена на лабораторном стенде МТ1804 и эмуляторе лабораторного стенда МТ1804.