Курсовые работы по информатике
1 1 1 1 1 1 1 1 1 1 Рейтинг 5.00 (1 Голос)

Кафедра Кибернетики и Вычислительной Техники.

ПОЯСНИТЕЛЬНАЯ ЗАПИСКА к курсовому проекту по дисциплине «Цифровые ЭВМ» “Синтез операционного устройства ЭВМ”.

Содержание

ВВЕДЕНИЕ.. 4

1 ПОСТАНОВКА ЗАДАЧИ.. 6

1.1 Характеристики операционного устройства. 6

2 Описание команд, реализуемых ОУ и обрабатываемых данных.. 8

2.1 Вычитание кодов (SLR). 8

2.2.Вычитание с нормализацией (длинное) (NSD) 8

2.3 Загрузка и проверка (длинная) (LTDR). 9

2.4 Обращение к супервизору (SVC). 9

2.5 Описание данных. 10

3 Граф схемы исполнения команд.. 11

3.1 Выборка команд. 11

3.2 Вычитание кодов (SLR) 12

3.3 Вычитание с нормализацией (длинное) (NSD) 14

3.4 Загрузка и проверка (длинная) (LTDR) 16

4 Объединённая граф схема функционирования ОУ.. 18

5 Структурная схема операционного устройства.. 21

5.1 Управляющий автомат. 21

5.2 АЛУ.. 22

5.3 Оперативная память. 22

5.4 Регистровая память. 23

5.5 Регистр команд. 23

5.6 Буферный регистр. 23

5.7 Счётчик адреса команд. 24

5.8 Флаги. 24

5.8.1 Флаг А.. 24

5.8.2 Флаг S.. 24

5.8.3 Флаг ТРК. 24

5.8.4 Флаг К. 24

5.9 Регистр Флагов. 24

5.10 Признак результата (РгПр) 24

5.11 Регистры PWS.. 25

5.12 Мультиплексор. 25

5.13 Дешифратор. 25

6 Синтез УА с жесткой логикой.. 26

6.1 Структурная схема УА с жесткой логикой. 26

6.2 Обоснование выбора модели УА.. 26

6.3 Разметка состояний. 27

6.4 Таблица переходов. 27

6.5 Построение канонических уравнений автомата по структурной таблице переходов 28

6.5.1 Управляющие сигналы.. 28

6.5.2 Уравнения входов элементов памяти. 28

7 ПРИНЦИПИАЛЬНАЯ СХЕМА УПРАВЛЯЮЩЕГО АВТОМАТА.. 30

8 Временные характеристики работы ОУ.. 31

9 Моделирование работы УА.. 32

Заключение.. 35

Библиография.. 36


ВВЕДЕНИЕ

Для закрепления знаний, которые были получены при изучении предмета ЦЭВМ нужно выполнить работу, которая включала бы в себя то, что было пройдено за период курса обучения, такой работой и является этот курсовой проект.

Объектом курсового проектирования является операционное устройство (ОУ), реализующее заданную совокупность команд, оно представляет из себя операционный автомат (ОА) и управляющий автомат (УА).

Операционный автомат, служит для выполнения следующих функций :

1)  хранения слов информации;

2)  выполнения микроопераций;

3)  вычисления логических условий.

Чтобы построить операционный автомат необходимо на основе описания его функций определить его структуру сначала на операционном уровне – в форме операционной (структурной) схемы, а затем на логическом уровне – в форме логических схем. На операционном уровне структура операционного автомата представляется фиксированной совокупностью операционных элементов и связей между ними. В данной работе ОА разрабатывается до структурной схемы.

Вторая часть операционного устройства – управляющий автомат его функция определяется:

1)  множеством входных (осведомительных) сигналов Х = {x1, x2, … ,xk}, отображающих текущее состояние операционного автомата, с которым связан УА;

2)  множеством выходных (управляющих) сигналов Y = {y1, y2, … ym}, возбуждающих микрооперации, реализуемые ОА;

3)  Законом, задающим порядок следования управляющих сигналов Y в зависимости от значений осведомительных сигналов X.

Функционирование управляющего автомата сводится к генерированию последовательности управляющих сигналов Y, предписанной микропрограммой и соответствующей последовательности осведомительных сигналов Х.

УА может быть построен на основе принципа программного управления или на основе автомата с жесткой логикой. В данной работе управляющий автомат операционного устройства строится по схеме с жесткой логикой.

1 ПОСТАНОВКА ЗАДАЧИ

Необходимо разработать операционное устройство, которое должно обеспечивать выполнение следующей последовательности действий:

– выборку команды из оперативной памяти (ОП) в соответствии с ее форматом;

– расшифровку кода операции (КОП), вычисление адресов операндов, если они есть, а также загрузку арифметико-логического устройства (АЛУ) операндами, если оно участвует в выполнении операции;

– инициализацию операций в АЛУ;

– фиксацию результатов в ОП или в регистровой памяти (РП), в соответствии с описанием команды;

– подготовку ЭВМ к выполнению следующей команды.

В качестве основных элементов структуры управляющего автомата (УА) используются АЛУ, ОП и РП. Их функциональные возможности определяются в процессе проектирования в соответствии со списком исполняемых команд. ОУ должно обеспечивать правильную реакцию на особые ситуации, которые могут возникнуть в процессе исполнения команд, такие как неправильная адресация, неправильная спецификация, переполнение и др., за исключением действий, связанных с защитой памяти и со схемным контролем.

Длительность такта Т работы ОУ выбирается фиксированной так, чтобы за время Т успела выполниться любая микрооперация (МО). При этом из списка МО, по которым определяется величина Т, целесообразно исключить наиболее длительные МО обращения к АЛУ или ОП, предусмотрев для выполнения этих МО несколько тактов работы ОУ.

1.1 Характеристики операционного устройства

Необходимо разработать операционное устройство ЭВМ со следующими характеристиками:

емкость оперативной памяти: 256 Кбайт;

длина слова оперативной памяти: 8 байт (64 бита);

схемная реализация: микросхемы серии К155.

коды реализуемых команд (в шестнадцатеричной форме):

1F - SLR (Substract logical) – вычитание кодов.

6B - NSD (Load and Test, long) -.вычитание с нормализацией (длинное).

22 - LTDR (Load and test, long) - загрузка и проверка (длинная).

0A - SVC (Supervisor call) – обращение к супервизору.

УА операционного устройства строится по схеме с жесткой логикой. Следует обосновать выбор модели автомата для реализации.

2 Описание команд, реализуемых ОУ и обрабатываемых данных

В этом разделе приведено краткое описание выполняемых команд, более детальное описание можно найти в [1].

 

2.1 Вычитание кодов (SLR).

SLR RR

1F

R1

R2

0 7 8 11 12 15

Второй операнд вычитается из первого операнда и разность помещается на место первого операнда. Наличие переноса из знакового разряда отажается на значении признака результата. Логическое вычитание представляет собой сложение первого операнда с обратным кодом второго операнда с добавлением единицы к младшему разряду. В сложении участвуют все 32 разряда каждого операнда; значение знакового разряда результата после сложения не изменяется. Данная команда отличается от команды вычитание отсутствием прерывания при переполнении и тем, как устанавливается признак результата.

Признак результата:

0 -

1 Разность не равна нулю (нет переноса)

2 Разность равна нулю (есть перенос)

3 Разность не равна нулю (есть перенос)

2.2 Вычитание с нормализацией (длинное) (NSD).

NSD длинные операнды

R1

X2

B2

D2

0 7 8 11 12 15 16 19 20 31

Второй операнд вычитается из первого операнда, и нормализованная разность помещается на место первого операнда.

Команда ВЫЧИТАНИЕ С НОРМАЛИЗАЦИЕЙ аналогична команде СЛОЖЕНИЕ С НОРМАЛИЗАЦИЕЙ за исключением того, что перед сложением знак второго операнда изменяется на противоположный.

Сложение двух чисел с плавающей точкой заключается в выравнивании характеристик и сложении мантисс. Характеристики обоих операндов сравниваются, и мантисса операнда с меньшей характеристикой сдвигается вправо; при каждом сдвиге на шестнадцатиричную цифру производится увеличение характеристики на 1. Сдвиги мантисс происходят пока характеристики операндов не станут равными. Затем производится алгебраическое сложение мантисс и получается промежуточная сумма. Если при сложении возникает переполнение, промежуточная сумма сдвигается вправо на одну цифру, при этом характеристика увеличивается на 1. Если увеличение вызовет переполнение характеристики, формируется сигнал переполнения порядка и происходит прерывание.

Если нормализация вызовет исчезновение порядка, характеристике и мантиссе присваиваются нулевые значения; такая ситуация рассматривается как исчезновение порядка.

Если промежуточная сумма равна нулю, а разряд маски потери значимости равен единице, такая ситуация рассматривается как потеря значимости.

2.3 Загрузка и проверка(длинная) (LTDR).

LTDR длинные операнды

22

R1

R2

0 7 8 11 12 15

Второй операнд помещается на место первого операнда, и в зависимости от его знака и величины устанавливается признак результата.

Второй операнд не изменяется.

Признак результата:

0 Мантисса результата равна нулю

1 Результат меньше нуля

2 Результат больше нуля

3 -

Прерывания:

Спецификация

2.4 Обращение к супервизору (SVC).

SVC RR

0A

R1

R2

Эта команда вызывает прерывание из-за обращения к супервизору, причём поля R1 и R2 становятся кодом прерывания.

Содержимое разрядов 8-15 в команде переносится в разряды 24-31 старого PSW, которое сохраняется в памяти в процессе прерывания. Разряды 16-23 старого PSW устанавливаются в нуль. Старое PSW сохраняется в ячейке 32 ОП, а новое загружается из ячейки 96. Признак результата в старом PSW остаётся без изменения. Прерывания отсутствуют.

 

2.5 Описание данных

Анализируя форматы команд описанные выше можно сделать вывод, что максимально большие данные, загружаемые в АЛУ равны 64 разряда (данные с пл. точкой из регистровой памяти) исходя из этого размерность регистров АЛУ будет 64 разряда.

3 Граф схемы исполнения команд

3.1 Выборка команд

Граф схема выборки команд изображена на рисунке 3.1 – Выборка команд.

Рисунок 3.1 – Выборка команд

Особенностью применённого здесь алгоритма состоит в запоминании на регистре АБ (адресный буфер) адреса оперативной памяти, откуда производилось чтение последних восьми байт, а также в запоминании этих восьми байт на буферном регистре БР.

Сначала проверяется правильность указания исполнительного адреса – адресация и спецификация. При возникновении исключительной ситуации устанавливается в единицу соответствующий флаг и выполняется переход на конец.

Если содержимое АБ не совпадает с содержимым счетчика адреса команд СЧАК, то выполняется чтение из памяти очередных восьми байт.

Затем регистр команды Рк загружается двумя байтами из БР и анализируется код длины команды, который находится в первых двух битах Рк. СчАК увеличивается на 2. Если биты кода длины не равны нулю, то это говорит о том, что команда имеет длину четыре байта и в Рк требуется дописать еще два байта из памяти, это организуется с помощью вспомогательного флага ТРК. На этом выборка команд заканчивается и осуществляется анализ кода команды для исполнения. При несовпадении кода в Рк с кодом реализованных команд устанавливается флаг неверного кода операции K.

3.2 Вычитание кодов (SLR)

Граф схема короткого сложения с нормализацией изображена на рисунке 3.2.

Выполнение этого алгоритма состоит в следующем: загрузка в АЛУ кодов по адресам R1 и R2, установкой РгПр по принципу, описанному в пункте 2.1. Т. е. Если возникает перенос из знакового разряда(8-й бит сумматора =1) то занести в левый бит признака результата 1, иначе 0.

Если разность неравна 0 (проверить 32-63-й биты сумматора), то занести в правый бит РгПр 1, иначе 0.

Далее разность заносится в РП по адресу первого операнда. На этом выполнение команды оканчивается. Прерывания в данной команде отсутствуют.

Рисунок 3.2 – Вычитание кодов.

3.3 Вычитание с нормализацией (длинное) (NSD)

Граф схема команды – вычитание с нормализацией изображена на

рисунке 3.3.

Сначала проверяется поле R1. Если нарушена спецификация, то происходит прерывание. Далее вычисляется адрес ОП, складывающийся из трёх полей: D2, B2, X2. Поле D2 (сдвиг) записывается в сумматор, далее по адресам в РП из индексных полей B2 и X2 в РАЛУ загружаются числа и прибавляются к сумматору, в котором уже хранится D2. Далее проверяется адресация и спецификация адреса ОП. Если всё нормально, то число загружается из ОП. Далее считывается число из РПЗ и записывается в СМ, после того как операнд из ОП был переписан в РАЛУ. Далее происходит вычитание с нормализацией. Признаки результатов и флагов снимаются с ШАЛУ.

Рисунок 3.3. – Вычитание с нормализацией (длинное).

3.4 Загрузка и проверка(длинная) (LTDR)

Граф схема команды - загрузка и проверка изображена на рисунке 3.4.

Выполнение этой команды состоит в чтении значения регистра R2 и записи полученного значения в регистр R1 с установкой признака результата. Для определения признака результата загружаемое число складывается в АЛУ с нулем, после чего признак заносится в регистр признака (РгПр).

Так как здесь используются операнды с плавающей точкой, то загрузка и запись РПЗ происходит в два этапа.

Рисунок 3.3 – Загрузка и проверка (длинная)

 

3.5 Обращение к супервизору(SVC )

Граф схема обращения к супервизору изображена на рисунке 3.5.

Алгоритм состоит в следующем. Старое PSW сохраняется в ячейке памяти по адресу 32, в него перед этим записывается код прерывания. Этот код хранится в разрядах 8:15 команды (R1,R2). Эти разряды записываются в разряды прерывания PSW 8:15, а в разряды 0:8 записываются нули. Новое PSW загружается из ячейки ОП 96. Затем выполнение прерывается. Команда не имеет других прерываний и признака результата.

Рисунок 3.5 – Обращение к супервизору

 

4 Объединённая граф схема функционирования ОУ

Построение объединенной граф схемы делалось путем соединения описанных в предыдущем разделе граф схем отдельных команд. Объединённая ГСА представлена на чертеже «Объединенная ГСА функционирования УА» 2004.43.44.01.

Объединенная ГСА работы управляющего автомата включает в себя следующие подсхемы:

– ГСА выборки команды;

– ГСА дешифрации кода операции команды.

В зависимости от кода операции выполнение программы производится по одной из следующих подсхем:

– ГСА исполнения команды SLR;

– ГСА исполнения команды NSD;

– ГСА исполнения команды LTDR;

– ГСА исполнения команды SVC;

– Подсхема, сигнализирующая о нарушении работы.

В таблице 4.1 представлен перечень микроопераций, а в таблице 4.2 перечень осведомительных сигналов (логических условий).

Таблица 4.1 – Описание микроопераций

Y

Микрооперация

Y1

S := 1

Y2

A := 1

Y3

K := 1

Y4

РАОП[0:14] := Счак[6:20]

АБ[0:14] := Счак[6:20]

Y5

ЧтОП

Y6

БР[0:63] := РСОП[0:63]

Y7

РК[0:15] := БР[Счак[21,22]]

Y8

РК[16:31] := БР[Счак[21,22]]

Y9

Счак := Счак + 2

Y10

ТРК := 1

Y11

ТРК := 0

Y12

РАРП[0:4]:=0.РК[12:15]

Y13

ЧтРП

Y14

СМ[32:63] := РСРП[0:31]

Y15

РАРП[0:4] := 0.PK[8:11]

Y16

РАЛУ[32:63] := РСРП[0:31]

Y17

ВычФТ

Y18

РгПр[0] := 0

Y19

РгПр[0] := 1

Y20

РгПр[1] := 1

Y21

РгПр[1] := 0

Y22

РСРП[0:31] := CM[32:63]

Y23

ЗпРП

Y24

СМ[32:63] := РК[20:31]

Y25

РАРП[0:4] := 0.PK[16:19]

Y26

CлФТ

Y27

РАОП[0:14] := CM[46:60]

Y28

РАЛУ[0:63] := РСОП[0:63]

Y29

РАРП[0:4] := 1.РК[8:11]

Y30

СМ[0:31] := PCPП[0:31]

Y31

РАРП[0:4] := 1.РК[8:10].1

Y32

ВычПТН

Y33

РгПр[0:1] := ШАЛУ[0:1]

Y34

РФ[0:3] := ШАЛУ[2:5]

РСРП[0:31] := CM[0:31]

Y35

РАРП[0:4] := 1.РК[12:14].1

Y36

РАРП[0:4] :=1.РК[12:15]

Y37

РАЛУ:=0..0

Y38

ВычПТ

Y39

Прерыв[0..15]:=0..0.РК[8:15]

Y40

РАОП[0:14] := 32

РСОП[0:63] := PSW

ЗпОП

Y41

РАОП[0:14] := 96

Y42

PSW := РСОП[0:63]

Y43

Yk

Таблица 4.2 – Описание условий

X

Условие

X1

Счак[23]

X2

Счак[0:5] =0..0

X3

АБ(0:14) = Счак(6:20)

X4

Zоп

X5

ТРК

X6

РК[0:1] = 00

X7

РК[0:7] = 1F

X8

Zалу

X9

СМ[31] = 0

X10

CM[32:63] = 0..0

X11

РК[0:7] = 6B

X12

PK[8] \/ PK[11] = 0

X13

PK[16:19] = 0

X14

PK[12:15] = 0

X15

CM[61:63] = 000

X16

CM[32:45] = 0..0

X17

PK[0:7] = 22

X18

PK[8] \/ PK[11] \/ PK[12] \/ PK[15] = 0

X19

PK[8:11] = PK[12:15]

X20

PK[0:7] = 0A

5 Структурная схема операционного устройства

Операционное устройство синтезировано на основе известных технических решений [1-4] с учетом специфики построения целевого процессора и особенностей реализации, заданных условием курсового проекта команд. Операционное устройство состоит из отдельных блоков, электрически связанных между собой информационными и управляющими линиями.

Структурная схема операционного устройства представлена на чертеже «Структурная схема ОУ» 2004.43.44.02.

Общая структура ОУ представлен на рисунке 5.1. Далее описаны основные составляющие ОУ.

5.1 Управляющий автомат.

Управляющий автомат – это блок, обеспечивающий выработку необходимых последовательностей управляющих сигналов {Y}, причем, генерируемые управляющим автоматом последовательности управляющих сигналов {Y} предопределяются поступающими на вход этого устройства сигналами из операционного устройства, несущими информацию об особенностях реализации каждой микрооперации {X}. Инициирует выработку управляющим устройством определенной последовательности сигналов, а, следовательно, и выполнением операционным устройством соответствующей последовательности микроопераций, внешний набор управляющих сигналов {F}.

5.2 АЛУ

Условное обозначение АЛУ показано на рисунке 5.2.

{yi}

 

 

 

0 СМ(Р1АЛУ) 31

ШАЛУ

 

Zалуу

 

АЛУ

0 Р2АЛУ 31

. Рисунок 5.2 – Условное обозначение АЛУ

АЛУ имеет в своём составе регистр 1 (сумматор) и регистр 2(РАЛУ). Каждый из них имеет размер 32 бита.

В РАЛУ и сумматор(СМ) помещаются данные, над которыми АЛУ будет производить вычисления, причём результат всегда помещается в СМ.

АЛУ выполняет различные операции, которые активируются УА. Также АЛУ формирует признаки результата и устанавливает флаги прерываний, которые записываются в регистр флагов(РФ) и регистр признака результата(РгПр).

5.3 Оперативная память

Оперативная память имеет два регистра: регистр адреса ячейки (РАОП) и регистр слова оперативной памяти (РСОП). Разрядность РСОП равна 64 бита, разрядность РАОП равна 15. В АОП помещается адрес восьмерки байт, которую нужно прочитать или записать. РСОП содержит прочитанные или записываемые данные. Операции в ОП инициируются сигналами чтения ЧТОП и записи ЗОП. Осведомительный сигнал ZОП показывает занятость оперативной памяти (Zоп = 1 занято).

Условное обозначение оперативной памяти (ОП) приведено на рисунке 5.3.

Zоп

 

ЧтОП

 

0 РСОП 63

ЗпОП

 

ОП

0 РАОП 14

Рис. 5.3. Условное обозначение ОП

5.4 Регистровая память

Регистровая память - это набор регистров разрядностью 32.

Регистр адреса регистровой памяти (РАРП) имеет разрядность 5 бит, регистр слова регистровой памяти (РСРП) - 32 бита.

Регистры, старший бит которых равен единицы - это плавающие регистры.

Для обращения к РОНам в командах отводится 4-разрядное поле. Старший бит добавляется в зависимости от конкретной команды.

Регистры 0-15 представляют РОНы, регистры 16-23 используются как 4 64-битных регистра с плавающей точкой. При обращении к РПЗ операции чтения/записи должны проводиться отдельно для младшей/старшей части регистра. Числа с половинной точностью, занимающие 32 бита, обрабатываются за одну запись/чтение.

Условное обозначение регистровой памяти приведено на рисунке 5.4.

ЧтРП

 

0 РАРП 4

ЗпРП

 

РП

0 РСРП 31

Рис. 5.4. Условное обозначение РП.

5.5 Регистр команд

Регистр команд РК(32 бита) предназначен для временного хранения команды, выбранной из оперативной памяти.

5.6 Буферный регистр

Буферный регистр предназначен для хранения полуслова, содержащего последнюю выбранную из ОП команду или её часть. БР используется для уменьшения количества обращений к оперативной памяти за счет того, что длина слова оперативной памяти больше длины самой короткой команды процессора. БР дает выигрыш при последовательном исполнении команд, когда наряду с исполняемой, из ОП считывается следующая или следующие команды. Буферный регистр имеет разрядность равную разрядности РСОП и равен 64-м разрядам.

5.7 Счётчик адреса команд

Счетчик адреса команд (СЧАК) содержит адрес следующей исполняемой команды. Он увеличивает свое значение на 2 под действием управляющего сигнала Y9. СЧАК имеет разрядность 24 бита.

Старшие шесть бит СЧАК должны быть всегда равны 0, и младший разряд тоже должен быть равен 0, так как все команды имеют четную длину.

5.8 Флаги

5.8.1 Флаг А

Флаг А сигнализирует о нарушении адресации при обращении к ОП или РП. В случае нарушения адресации флаг А взводится под действием управляющего сигнала Y2.

5.8.2 Флаг S

Флаг S указывает на нарушение спецификации при работе с ОП или регистрами. В случае нарушения спецификации флаг S устанавливается посредством Y1.

5.8.3 Флаг ТРК

Флаг ТРК используется при выборке команды из ОП для чтения второй половины четырехбайтной команды. Устанавливается с помощью Y10, сбрасывается в ноль Y11.

5.8.4 Флаг К

Флаг К устанавливается c помощью Y3, когда обрабатывается недопустимая команда.

5.9 Регистр Флагов

Это специальный четырехразрядный регистр, в который помещается значение флагов прерывания программы (переполнение порядка; исчезновение порядка; потеря значимости.), шина АЛУ 2 – 5 разряды.

5.10 Признак результата (РгПр)

РгПр используется для хранения признаков результата, которые вырабатываются в АЛУ.

Признак результата ПРР, выработанный АЛУ, записывается в РгПр под действием управляющего сигнала Y22. РгПр имеет 2 разряда.

00 - результат равен 0

01 - результат больше 0

10 результат меньше 0

11- переполнение

5.11 Регистры PWS

Регистры МаскаП, ILC, Прерывания, AMWP, Ключ, МаскаС используются при исполнении микропрограммы SVC, в них устанавливаются необходимые разряды нового PSW.

5.12 Мультиплексор

Мультиплексор - педназначен для записи в регистр команд одного из четырех полуслов из буферного регистра.

5.13 Дешифратор

Дешифратор -это специальное устройство для определения команды, по коду.

.

6 Синтез УА с жесткой логикой

6.1 Структурная схема УА с жесткой логикой

В структуре УА можно выделить три основных части: комбинационная часть, запоминающие устройства и дешифратор, такая структурная схема УА с жесткой логикой представлена на рисунке 6.1

Рисунок 6.1 – Структурная схема УА

Комбинационная часть реализует функции возбуждения элементов памяти, а также вырабатывает управляющие сигналы для операционного устройства, на входе код текущего состояния, и значение логических условий. Элементы памяти хранят значение текущего состояния в значениях внутренних переменных, для упрощения реализации комбинационной части эти значения кодируются на дешифраторе, а затем подаются на комбинационную схему.

6.2 Обоснование выбора модели УА

В данной работе УА реализован как автомат Мура, это обосновывается следующими рассуждениями.

После подсчета количества состояний в обеих моделях Мили и Мура, были получены следующие результаты:

Модель Мили 34 состояния;

Модель Мура 43 состояния;

Если бы автомат Мили экономил не только количество состояний, но и внутреннюю переменную для их кодирования, был бы смысл выбрать модель Мили. Но в нашем случае в обеих моделях для реализации потребуется пять внутренних переменных, поэтому облегчая себе задачу будем реализовать автомат Мура, так как он проще.

6.3 Разметка состояний

На чертеже 2004.43.44.01 проведена разметка состояний по следующим правилам, сформулированным для автомата реализуемого по модели Мура в [5]:

1)  Символом S0 отмечаются начальная и конечная вершины микропрограммы;

2)  Каждая операторная вершина отмечается единственным символом S1,S2,…

3)  Две различные операторные вершины не могут быть отмечены одинаковыми символами.

6.4 Таблица переходов

Представление графами сколько-нибудь сложных автоматов теряет свою наглядность и с графами оказывается очень трудно работать. Именно поэтому графы представляются списком дуг. В нашем случае дуги будут располагаться в соответствии с исходным состоянием, поэтому в результате синтеза мы получим прямую структурную таблицу переходов. Целесообразно выделить узлы.

Узел на ГСА проставляется на входе логического блока, к которому ведут не менее 2-х дуг, причем одна из них должна идти от логического блока.

В граф схеме было выделено три узла.

Структурная таблица переходов и выходов:

№ пер

Исх. Сост

Код Исх сост

Сост Пер

Код Сост пер

Входной набор

Выходной набор

Вх ЭП

 

Si

 

Si

D6D5D4D3D2D1

Xi

Yi

D

1

S0

000000

Q1

---

1

---

---

2

Q1

---

S1

000001

X1

---

D1

3

Q1

---

Q2

---

^X1

---

---

4

S1

000001

S43

101011

1

Y1

D6D4D2D1

5

Q2

---

S2

000010

^X2

---

D2

6

Q2

---

S3

000011

X2^X3

---

D2D1

7

Q2

---

Q3

---

X2X3

---

---

8

S2

000010

S43

101011

1

Y2

D6D4D2D1

9

S3

000011

S4

000100

^X4

Y4Y5

D3

10

S4

000100

Q3

---

1

Y6

---

11

Q3

---

S7

000111

^X5

---

D3D2D1

12

Q3

---

S5

000101

X5

---

D3D1

13

S5

000101

S6

000110

1

Y8

D3D2

14

S6

000110

S38

100110

^X7^X11^X17^X20

Y9Y11

D6D3D2

15

S6

000110

S39

100111

^X7^X11X17^X18

Y9Y11

D6D3D2D1

16

S6

000110

S32

100000

^X7^X11X17X18

Y9Y11

D6

17

S6

000110

S17

010001

^X7X11^X12

Y9Y11

D5D1

18

S6

000110

S18

010010

^X7X11X12

Y9Y11

D5D2

19

S6

000110

S9

001001

X7

Y9Y11

D4D1

20

S7

000111

S8

001000

^X6

Y7

D4

21

S7

000111

S6

000110

X6

Y7

D3D2

22

S8

001000

Q2

---

1

Y9Y10

---

23

S9

001001

S10

001010

1

Y12Y13

D4D2

24

S10

001010

S11

001011

1

Y14Y15Y13

D4D2D1

25

S11

001011

S13

001101

^X8^X9

Y16Y17

D4D3D1

26

S11

001011

S12

001100

^X8X9

Y16Y17

D4D3

27

S12

001100

S15

001111

^X10

Y19

D4D3D2D1

28

S12

001100

S14

001110

X10

Y19

D4D3D2

29

S13

001101

S15

001111

^X10

Y18

D4D3D2D1

30

S13

001101

S14

001110

X10

Y18

D4D3D2

31

S14

001110

S16

010000

1

Y21

D5

32

S15

001111

S16

010000

1

Y20

D5

33

S16

010000

Q1

---

1

Y22Y23

---

34

S17

010001

S43

101011

1

Y1

D6D4D2D1

35

S18

010010

S19

010011

^X13

Y24

D5D2D1

36

S18

010010

S21

010101

X13^X14

Y24

D5D3D1

37

S18

010010

S23

010111

X13X14^X15

Y24

D5D3D2D1

38

S18

010010

S24

011000

X13X14X15^X16

Y24

D5D4

39

S18

010010

S25

011001

X13X14X15X16

Y24

D5D4D1

40

S19

010011

S20

010100

1

Y25Y13

D5D3

41

S20

010100

S21

010101

^X8^X14

Y16Y26

D5D3D1

42

S20

010100

S23

010111

^X8X14^X15

Y16Y26

D5D3D2D1

43

S20

010100

S24

011000

^X8X14X15^X16

Y16Y26

D5D4

44

S20

010100

S25

011001

^X8X14X15X16

Y16Y26

D5D4D1

45

S21

010101

S22

010110

1

Y12Y13

D5D3D2

46

S22

010110

S23

010111

^X8^X15

Y16Y26

D5D3D2D1

47

S22

010110

S24

011000

^X8X15^X16

Y16Y26

D5D4

48

S22

010110

S25

011001

^X8X15X16

Y16Y26

D5D4D1

49

S23

010111

S43

101011

1

Y1

D6D4D2D1

50

S24

011000

S43

101011

1

Y2

D6D4D2D1

51

S25

011001

S26

011010

^X4

Y27Y5

D5D4D2

52

S26

011010

S27

011011

1

Y28Y29Y13

D5D4D2D1

53

S27

011011

S28

011100

1

Y30Y31Y13

D5D4D3

54

S28

011100

S29

011101

^X8

Y14Y32

D5D4D3D1

55

S29

011101

S30

011110

1

Y33Y34Y29Y23

D5D4D3D2

56

S30

011110

Q1

---

1

Y31Y22Y23

---

57

S31

011111

S43

101011

1

Y1

D6D4D2D1

58

S32

100000

S33

100001

1

Y35Y13

D6D1

59

S33

100001

S34

100010

1

Y14Y36Y13

D6D2

60

S34

100010

S35

100011

^X8^X19

Y30Y37Y38

D6D2D1

61

S34

100010

S37

100101

^X8X19

Y30Y37Y38

D6D3D1

62

S35

100011

S36

100100

1

Y29Y23

D6D3

63

S36

100100

S37

100101

1

Y31Y22Y23

D6D3D1

64

S37

100101

Q1

---

1

Y33

---

65

S38

100110

S43

101011

1

Y3

D6D4D2D1

66

S39

100111

S40

101000

1

Y39

D6D4

67

S40

101000

S41

101001

^X4

Y40

D6D4D1

68

S41

101001

S42

101010

^X4

Y41Y5

D6D4D2

69

S42

101010

S43

101011

1

Y42

D6D4D2D1

70

S43

101011

S0

000000

1

Y43

---

Примечание. ^х означает, что используется инверсия сигнала x. Конъюнкция x1^x2^x3 означает что сигналы x2 и x3 участвуют в конъюнкции в инверсном коде, а x1 - в прямом.

В качестве элементов памяти выбраны триггеры типа D.

6.5 Построение канонических уравнений автомата по структурной таблице переходов

6.5.1 Управляющие сигналы

Построение функций возбуждения управляющих сигналов не обязательно использовать таблицу переходов и выходов. Так как управляющие сигналы в автомате Мура связаны с состояниями, наиболее просто построить их используя объединенную ГСА функционирования УА чертеж 2004.43.44.01.

Таким образом, мы получим следующие функции возбуждения выхода:

Y1 = S1 \/ S23 \/ S30

Y2 = S2 \/ S24

Y3 = S38

Y4 = S3

Y5 = S3 \/ S25 \/ S41

Y6 = S4

Y7 = S7

Y8 = S5

Y9 = S6 \/ S8

Y10 = S8

Y11 = S6

Y12 = S9 \/ S21

Y13 = S9 \/ S10 \/ S19 \/ S21 \/ S26 \/ S27 \/ S32 \/ S33

Y14 = S10 \/ S28 \/ S33

Y15 = S10

Y16 = S11 \/ S20 \/ S22

Y17 = S11

Y18 = S13

Y19 = S12

Y20 = S15

Y21 = S14

Y22 = S16 \/ S30 \/ S36

Y23 = S16 \/ S29 \/ S30 \/ S35 \/ S36

Y24 = S18

Y25 = S19

Y26 = S20 \/ S22

Y27 = S25

Y28 = S26

Y29 = S26 \/ S29 \/ S35

Y30 = S27 \/ S34

Y31 = S27 \/ S30 \/ S36

Y32 = S28

Y33 = S29 \/ S37

Y34 = S29

Y35 = S32

Y36 = S33

Y37 = S34

Y38 = S34

Y39 = S39

Y40 = S40

Y41 = S41

Y42 = S43

Y43 = S43

6.5.2 Уравнения входов элементов памяти

Для построения уравнений входов (функций возбуждения элементов памяти) будем рассматривать символы в столбцах исходное состояние и входной набор. Для того, чтобы получить выражение для Di, построим дизъюнкцию конъюнкций строк, отмеченных символом Di. В результате после вынесения общих частей за скобки получим следующие функции возбуждения для триггеров:

F(Q1) = S0 \/ S16 Ú S30 Ú S37

F(Q2) = F(Q1)^X1 Ú S8

F(Q3) = F(Q2)X2X3 Ú S4

D1 = F(Q1)X1 Ú S41 Ú F(Q2)X2^X3 Ú S2 Ú F(Q3)^X5 Ú F(Q3)X5 Ú S6^X7^X11X17^X18 Ú S6^X7X11^X12 Ú S6X7 Ú S10 Ú S11^X8^x9 Ú S12X10 Ú S13^X10 Ú S17 Ú S18^X13 Ú S18X13^X14 Ú S18X13X14^X15 Ú S18X13X14X15X16 Ú S20^X8X14^X15 Ú S20^X8X14X15X16 Ú S22^X8^X15 Ú S22^X8X15X16 Ú S23 Ú S24 Ú S26 Ú S28^X8 Ú S31 Ú S32 Ú S34^X8^X19 Ú S34^X8X19 Ú S36 Ú S37 Ú S38 Ú S40^X4 Ú S42;

D2 = S1 Ú F(Q2)^X2 Ú F(Q3)^x5 Ú S5 Ú S6^X7^X11^X17^X20 Ú S6^X7^X11X17^X18 Ú S6^X7X11X12 Ú S7X6 Ú S9 Ú S10 Ú S12^X10 Ú S12^X10 Ú S13^X10 Ú S13X10 Ú S17 Ú S18^X13 Ú S18X13X14^X15 Ú S20^X8X14^X15 Ú S21 Ú S22^X8^x15 Ú S23 Ú S24 Ú S25^X4 Ú S26 Ú S29 Ú S31 Ú S33 Ú S38 Ú S41^X4 Ú S42;

D3 = S3^X4 Ú F(Q3)^X5 Ú F(Q3)X5 Ú S5 Ú S6^X7^X11^X17^X20 Ú S6^X7^X11X17^X18 Ú S7X6 Ú S11^X8^X9 Ú S11^X8X9 Ú S12^X10 Ú S12X10 Ú S13^X10 Ú S13X10 Ú S18X13^X14 Ú S18X13X14^X15 Ú S19 Ú S20^X8^X14 Ú S20^X8X14^X15 Ú S21 Ú S22^X8^X15 Ú S27 Ú S28^X8 Ú S29 Ú S34^X8X19 Ú S35 Ú S36;

D4 = S1 Ú S2 Ú S6X7X7^X6 Ú S9 Ú S10 Ú S11^X8^X9 Ú S11^X8X9 Ú X12^X10 Ú S12X10 Ú S13^X10 Ú S13^X10 Ú S17 Ú S18X13X14X15^X16 Ú S18X13X14X15X16 Ú S20^X8x14X15^X16 Ú S20^X8X14X15X16 Ú S22^X8X15^X16 Ú S22^X8X16X16 Ú S23 Ú S24 Ú S25^X4 Ú S26 Ú S27 Ú S28^X8 Ú S29 Ú S31 Ú S38 Ú S39 Ú S40^X4 Ú S41^X4 Ú S42;

D5 = S6^X7X11^X12 Ú S6^X7X11X12 Ú S14 Ú S15 Ú S18^X13 Ú S18X13^X14 Ú X13X14^X15 Ú S18 X13X14X15^X16 Ú S18X13X14X15X16 Ú S19 Ú X20^X8^X14 Ú S20^X8X14^X15 Ú S20^X8X14X15^X16 Ú S20^X8X14X15X16 Ú S21 Ú S22^X8^X15 Ú S22^X8^X15^X16 Ú S22^X8X15X16 Ú S25^X4 Ú S26 Ú S27 Ú S28^X8 Ú S29;

D6 = S1 Ú S2 Ú S6^X7^X11^X17^X20 Ú S6^X7^X11X17^X18 Ú S6^X7^X11X17X18 Ú S17 Ú S23 Ú S24 Ú S32 Ú S33 Ú S34^X8^X19 Ú S34^X8X19 Ú S35 Ú S36 Ú S38 Ú S39 Ú S40^X4 Ú S41^X4 Ú S42;

7 ПРИНЦИПИАЛЬНАЯ СХЕМА УПРАВЛЯЮЩЕГО АВТОМАТА

Принципиальная схема УА приведена на чертеже «Схема принципиальная электрическая УА» 2004.43.44.03 .

Функции возбуждения триггеров построены по двухуровневой схеме на элементах И-НЕ.

УА в соответствии с заданием реализован на ИМС серии 155. На шину схемы через разъем X1 подается, сигнал разрешения начать работу, питание 5 вольт +-5%, синхроимпульсы C, сигнал сброс и земля(GND). Причем одновременная выработка y31(yk) и сигнала start запрещена, для избегания неопределенных ситуаций RS триггера.

Также на шину через разъем X2 подаются осведомительные сигналы, в прямом и инверсном виде.

Через разъем X3 управляющие сигналы Yi выходят со схемы в операционный автомат.

Чтобы автомат корректно начал свою работу, необходимо на вход сброса(сигнал B) подать единичный потенциал на время не менее 35 нс для установки триггеров в начальное нулевое состояние.

Построение схемы производилось следующим образом:

- на функциях F(Qi) и Dj были, выделены все одинаковые части, которые реализовывались в первую очередь, что бы избежать избыточности.

- затем были построены все остальные функции

- при построении учитывалось размещение одинаковых элементов по корпусам

- реализация функций с большим числом входов(больше десяти) реализовывалась на 3-х уровневой схеме, из элементов «И-НЕ» с 8мью,4мя,3мя и 2мя входами

Конденсаторы С1-С69 являются фильтрами по питанию для ИМС и выбираются из расчета 0.002 мкФ на 1 ИМС.

Конденсатор С40 является фильтром питания для всей схемы и выбираются 10 мкФ.

Необходимо отметить, что все внешние выводы ИМС, которые не используются впаяны в корпус.

8 Временные характеристики работы ОУ

Период T синхронизации операционного устройства выбирается так, чтобы за время T успевала выполниться любая микрооперация. При этом из списка микроопераций, по которым определяется величина T, исключаются наиболее длительные микрооперации обращения к АЛУ и ОП. Для выполнения этих микроопераций предусмотрено несколько тактов операционного устройства, количество которых определяется по сигналам готовности ZАЛУ и ZОП [1].

Период синхронизации T определяется по формуле:

T = Tyа + Toа,

где Tyа – время выработки сигналов микрооперации управляющим автоматом, Toа – время исполнения микрооперации в операционном автомате. Значение Toа выбирается в предположении, что самая длительна операция это операция СчАК:=СчАК+2, СчАК состоит из 6-ти регистров К155ИЕ7, время задержки получается 170 н. с.

Для управляющего автомата рассчитаем параметры тактовых синхроимпульсов. Для этого надо знать самый длинный путь, по которому идет сигнал:

DD18àDD11.3àDD11.4àDD9.2àDD22.1àDD37.3àDD32àDD36.2àDD42àDD1.2S0 à Q1 à 1 à Q2 à 2 à Q3 à32à 48à52àD2àd2

Задержка распространения сигнала по этому пути составит:

Т=22+22+22+22+22+22+22+22+22+35=233 нс.

Общая задержка - сумма задержек операционного и управляющего автоматов.

Тобщ = 233+170=403 нс.

Таким образом были получены следующие характеристики:

Время срабатывания ОА: 170 н. с.

Время срабатывания УА: 299 н. с.

Время срабатывания ОУ: 403 н. с.

9 Моделирование работы УА

Для моделирования схемы электрической принципиальной чертеж 2004.43.44.03 было выбрано 2 пути на ГСА функционирования УА, чертеж 2004.43.44.01. Выбранные пути содержат по четыре операторные и условные вершины.

Один переход от состояния S9 к состоянию S12 представлен в таблице 1, а в торой переход от S18 до S21 представлен в таблице 2.

Таблица 1 Таблица 2

yi

Y2, Y3

Y13, Y14, Y15

Y16,Y17

 

yi

Y24

Y25, Y13

Y16,Y26

Пер.

S9-S10

S10-S11

S11-S12

 

Пер.

S18-S19

S19-S20

S20-S21

Лог.

1

1

^x8,x9

 

Лог.

x13

1

^x8,^x14

D

001010

001011

010100

 

D

010011

010100

010101

Yi – управляющие сигналы которые были выработаны схемой при переходе;

Пер – между какими состояниями совершался переход

Лог. – под воздействием каких осведомительных сигналов совершался переход;

D ­ – новое значение входов элементов памяти (младшие справа).

Моделирование схемы совпадала с ожиданиями, но следует заметить, что такая процедура моделирования вручную занимает довольно длительное время, и требует большого внимания. В настоящее время есть большое количество специализированных программ для выполнения различных видов моделирования и проверки разрабатываемых схем.

В целом можно сделать вывод, что схема электрическая принципиальная УА разработана без ошибок.

Заключение

Поставленная перед началом работы задача была успешно выполнена, описание конкретных шагов выполнения приведено в соответствующих пунктах, также прилагаются соответствующие чертежи.

Подводя итог можно сказать, что было спроектировано простейшее операционное устройство, реализующее систему из четырёх команд. Была разработана его структурная схема. Для управляющего автомата была построена микропрограмма его функционирования и спроектирована его принципиальная схема. Были рассчитаны временные характеристики синтезированного устройства.

Библиография

1.  Вычислительная система IBM/360. Принципы работы. Пер. с англ./Под ред. Штаркмана В. С. - М. Изд-во “Советское радио”, 1969. - 440 с.

2.  Методические указания к курсовому проектированию по курсу “Теория и проектирование ЦВМ”.

3.  Вострикова З. П. Программирование на языке Ассемблера ЕС ЭВМ.- М.: Наука, 1981. - 304 с.

4.  Апраксин Ю. К. Основы теории и проектирования цифровых автоматов: Учеб. Пособие для вузов. – Севастополь: Изд-во СевГТУ, 2001. – 345 с.: ил.

5.  Майоров С. А., Новиков Г. А. – Принципы организации цифровых машин. – Л. Машиностроение, 1974

Синтез операционного устройства ЭВМ - 5.0 out of 5 based on 1 vote

Добавить комментарий


Защитный код
Обновить

По темам:

История Украины

Культурология

Высшая математика

Информатика

Охотоведение

Статистика

География

Военная наука

Английский язык

Генетика

Разное

Технологиеские темы

Украинский язык

Филология

Философия

Химия

Экология

Социология

Физическое воспитание

Растениевосдство

Педагогика

История

Психология

Религиоведение

Плодоводство

Экономические темы

Бухгалтерские темы

Маркетинг

Иностранные языки

Ветеринарная медицина

Технические темы

Землеустройство

Медицинские темы

Творчество

Лесное и парковое хозяйство