Курсовые работы по информатике
  • Регистрация
1 1 1 1 1 1 1 1 1 1 Рейтинг 0.00 (0 Голоса)

Кафедра Кибернетики и Вычислительной Техники

ПОЯСНИТЕЛЬНАЯ ЗАПИСКА к курсовому проекту по дисциплине "Цифровые ЭВМ" на тему "Синтез операционного устройства ЭВМ".


Содержание

Введение………………………………………………………………………………5

1  Постановка задачи…………………………………………………………….…..6

2  Описание команд и данных………………………………………………….…...7

3  Разработка алгоритмов выполнения команд………………………………..….10

4  Содержательная ГСА функционирования ОУ…………………………………15

5  Структурная схема ОУ…………………………………………………………...17

6  Структурный синтез УА…………………………………………………………22

7  Разработка принципиальной схемы УА………………………………………...28

8  Временные характеристики устройства………………………………………...29

9  Моделирование работы…………………………………………………………..31

Заключение………………………………………………………………………..….32

Библиография………………………………………………………………………...33

ВВЕДЕНИЕ

Развитие электронной вычислительной техники и ее широкое применение в производстве, научно-исследовательских и проектно-конструкторских работах, плановых расчетах, сфере управления являются в настоящие время одним из основных направлений научно-технического прогресса.

Функциональная и структурная организация цифровых вычислительных машин (ЦВМ) базируется на определенных принципах, составляющих методологическую основу цифровой вычислительной техники. В основе функциональной организации ЦВМ лежит принцип программного управления и двоичного кодирования информации, сформулированный Дж. фон Нейманом еще в 1946 г. Принцип программного управления может быть организован системами с различной структурой, отличающимися свойствами и производительностью. Варианты структур порождаются различными принципами структурной организации средств хранения, обработки и ввода-вывода информации и ЦВМ в целом.

ЦВМ состоит из многих тысяч электрических компонент и относится к классу сложных систем, анализ и синтез которых базируется на иерархическом подходе к вопросам их организации.

Внутренняя организация ЦВМ строится и описывается на трех уровнях: микропрограммном, логическом и электрическом. Принцип микропрограммной организации (микропрограммного управления) является наиболее значительным, поскольку только на его основе можно результативно определить, как и какими средствами выполняются действия в ЦВМ. Организация ЦВМ на уровне логических и электрических схем базируется на принципах теории цифровых автоматов и цифровой электроники.

Предметом цифровой вычислительной техники является организация искусственных систем, реализующих алгоритмы, в плане процессов и средств, связанных с обработкой дискретной (цифровой) информации.

Курсовое проектирование преследует следующие цели: повторение и закрепление основных разделов курса "Архитектура ЭВМ", приобретение навыков проектирования узлов ЭВМ и изготовление соответствующей конструкторской документации, ознакомление с функциональной организацией ЭВМ Единой системы (ЕС ЭВМ).

1. Постановка задачи

В данном курсовом проекте требуется синтезировать операционное устройство ЭВМ, реализующее совокупность команд из набора команд ЕС IBM/360:

-  1A – сложение (ADD);

-  6A – сложение с нормализацией (ADD NORMALIZED);

-  30 – загрузка положительная (LOAD POSITIVE);

-  46 – переход по счетчику (BRANCH ON COUNT).

Для синтеза операционного устройства заданы параметры:

-  емкость оперативной памяти (ОП) – 512 Кбайт,

-  длина слова ОП – 4 байт,

-  номер серии микросхем – К155,

-  логика УА – программируемая,

-  способ адресации микрокоманд – принудительная

-  способ кодирования микроопераций (МО) – раздельными полями.

Операционное устройство должно обеспечивать выполнение следующей последовательности действий:

-  выборку команд из ОП в соответствии с ее форматом;

-  расшифровку кода операции (КОП) и загрузку арифметико-логическое устройство (АЛУ) операндами, если это устройство участвует в выполнении операции;

-  инициирование операции в АЛУ;

-  фиксацию результатов в ОП или в регистровой памяти (РП) в соответствии с описанием команды;

-  подготовку ЭВМ к выполнению следующей команды.

В результаты курсового проектирования должен входить графический материал, который должен содержать следующие чертежи:

·  ГСА функционирования ОУ (1 лист).

·  ОУ. Схема структурная (1 лист).

·  УА. Схема принципиальная электрическая (1 лист).

2. Описание команд и данных

В данном курсовом проекте необходимо реализовать выполнение четырех команд. Очередная команда выбирается из ОП по значению счетчика адреса команд (СчАК) и загружаются в регистр команды (РК). В зависимости от формата команды, СчАК смещается на ее длину. Вариантом задания необходимо реализовать следующие команды:

1. 1А – сложение (АDD).

Второй операнд складывается с первым операндом, и сумма помещается на место первого операнда. Операнды являются числами с фиксированной точкой длиной в 32 разряда (4байта). Нулевой разряд – знаковый.

Данная команда имеет формат RR, структура которой следующая:

R1

R2

0 7

8 11

12 15

Оба операнда выбираются из РП, списка регистров с плавающей запятой (РПЗ) по адресу, заданному в R1 и в R2, соответственно.

В сложении участвуют все 32 разряда каждого операнда. Если переносы из знакового разряда и старшего разряда целой части числа одновременно либо отсутствуют, либо присутствуют, это говорит о том, что сложение выполнено нормально. Наличие переноса только в одном из указанных разрядов характеризует переполнение, что вызывает прерывание программы.

В результате сложения формируется следующий признак результата:

0  сумма равна 0;

1  сумма меньше нуля 0;

2  сумма больше 0;

3  переполнение.

Программа прерывается в следующих случаях:

- переполнение с фиксированной запятой.

2. 6A – сложение с нормализацией (ADD NORMALIZED).

Второй операнд складывается с первым операндом, и нормализованная сумма помещается на место первого операнда. Операнды являются числами с плавающей точкой длиной в 64 разряда (8 байта) – длинные операнды. Нулевой разряд – знак мантиссы.

Данная команда имеет формат RX, структура которой следующая:

R1

X2

B2

D2

0 7

8 11

12 15

16 19

20 31

Первый операнд выбирается из РП, списка регистров общего назначения (РОН) по адресу, заданному в R1. Второй операнд выбирается из ОП по адресу, вычисляемому как сумма трех слагаемых: значений двух регистров с адресами X2 (индексный регистр) и В2 (базовый регистр) и смещения D2 (целое число).

Сложение двух чисел с плавающей запятой заключается в выравнивании характеристик и сложении мантисс.

В результате сложения формируется следующий признак результата:

0 - мантисса результата равна 0;

1 - результат меньше нуля 0;

2 - результат больше 0;

3 - переполнение порядка результата.

Программа прерывается в следующих случаях:

- нарушение адресации,

- нарушение спецификации,

- переполнение порядка,

- исчезновение порядка,

- потеря значимости.

3. 30 – загрузка положительная (LOAD POSITIVE).

Второму операнду присваивается положительный знак, и результат помещается на место первого операнда. Операнды являются числами с плавающей точкой длиной в 32 разряда (4 байта) – короткие операнды. Нулевой разряд – знак мантиссы.

Данная команда имеет формат RR, структура которой следующая:

30

R1

R2

0 7

8 11

12 15

Оба операнда выбираются из РП, списка РПЗ, по адресу, заданному в R1 и в R2, соответственно.

Значение знакового разряда второго операнда устанавливается равным нулю, характеристика и мантисса остаются без изменения.

В результате загрузки формируется следующий признак результата:

0  мантисса результата равна 0;

1  --------------------------

2  результат больше 0;

3  --------------------------

Программа прерывается в случае нарушении спецификации.

4. 46 – переход по счетчику (BRANCH ON COUNT)

Из содержимого РОН, заданного полем R1, алгебраически вычитается единица. Если результат равен нулю, продолжается выполнение команд в обычой последовательности с использованием продвинутого адреса команды. Если результат неравен нулю, адрес команды замещается адресом перехода, заданным полем R2. Операнды являются числами с фиксированной точкой длиной в 32 разряда (4байта).

Данная команда имеет формат RX, структура которой следующая:

46

R1

X2

B2

D2

0 7

8 11

12 15

16 19

20 31

Первый операнд выбирается из РП, списка регистров общего назначения (РОН) по адресу, заданному в R1. Второй операнд выбирается из ОП по адресу, вычисляемому как сумма трех слагаемых: значений двух регистров с адресами X2 (индексный регистр) и В2 (базовый регистр) и смещения D2 (целое число).

Адрес перехода определяется перед вычитанием единицы. Вычитание единицы не изменяет признака результата. Переполнение, которое может произойти при переходе от максимального отрицательного числа к максимальному положительному, игнорируется.

В результате перехода признак результата не формируется.

Прерывания программы – отсутствуют.

3. Разработка алгоритмов выполнения команд

Рассмотрим выполнение каждой команды и изобразим алгоритмы их выполнения в виде граф-схемы автомата (ГСА).

1. 1А – сложение (АDD).

В данной команде необходимо выполнить следующие операции:

1 последовательно загрузить из РПЗ значения регистров, заданных в R2 и R1, в регистры АЛУ;

2 Выполнить операцию сложения на АЛУ;

3 результат сохранить в РОНе по адресу R1;

4 переходим на выполнение следующей команды.

ГСА выполнения команды 1А

Рисунок 3.1. ГСА выполнения команды 1А.

На рисунке 3.1 изображена ГСА выполнения команды сложения. На рисунке приняты следующие обозначения:

-  РАРП (регистр адреса РП) и РРП (регистр слова РП) – адрес, по которому выбирается РОН или РПЗ, и слово, являющимся содержимым регистра;

-  ADD – сигнал АЛУ о том, что необходимо выполнить сложение на АЛУ как чисел с фиксированной точкой;

-  ZАЛУ и ZОП – сигнал от АЛУ и ОП об окончании выполнения операции;

-  ЧтРП (чтение из РП) и ЗпРП (запись в РП) – сигнал РП о том, что необходимо в/из РСРП загрузить значение регистра, расположенного по адресу, расположенного в РАРП;

-  РАОП (регистр адреса ОП) и РСОП (регистр слова ОП) – адрес, по которому выбирается из ОП (записывается в ОП) слово, записываемое в (считываемое из) РСОП;

-  ЧтОП – сигнал ОП о том, что необходимо в РСОП загрузить значение слова, расположенного по адресу, расположенного в РАОП;

2. 6A – сложение с нормализацией (ADD NORMALIZED).

Для реализации этой команды необходимо выполнить следующую последовательность действий:

1 загрузить первый регистр АЛУ значением смещения D2;

2 прочитать из РОНа значение базового регистра В2, загрузить это значение во второй регистр АЛУ и выполнить операцию сложения;

3 прочитать из РОНа значение индексного регистра Х2, загрузить это значение во второй регистр АЛУ и выполнить операцию сложения;

4 по получившемуся адресу прочитать данные из ОП;

5 прочитать из РОНа значение второго операнда (регистр по адресу R1), Загрузить это значение во второй регистр АЛУ

6 выполнить операцию сложения на АЛУ, как над числами с плавающей точкой;

7 сохранить результат в РПЗ по адресу R1;

8 переходим на выполнение следующей команды.

ГСА выполнения команды 6А

Рисунок 3.2. ГСА выполнения команды 6А.

На рисунке 3.2 изображена ГСА выполнения команды сложения с нормализацией над длинными операндами. На рисунке приняты следующие обозначения:

-  Вып. СлПл – сигнал АЛУ о том, что необходимо выполнить сложение Рг1 и Рг2 как чисел с плавающей точкой;

Остальные обозначения описаны в предыдущем пункте.

3. 30 – загрузка положительная (LOAD POSITIVE).

Чтобы выполнить эту команду, произведем следующие операции:

1 прочитаем из РПЗ значение второго операнда и запишем это значение в Рг1;

2 присвоим знаковому разряду нулевое значение;

3 для установки в АЛУ признака результата выполнения команды обнулим Рг2 и выполним операцию сложения над числами с плавающей запятой;

4 сохранить результат в первый операнд;

5 переходим на выполнение следующей команды.

На рисунке 3.3 изображена ГСА выполнения команды загрузки положительной над длинными операндами.

Рисунок 3.3. ГСА выполнения команды 30.

4. 46 – переход по счетчику (BRANCH ON COUNT)

Чтобы выполнить эту команду, произведем следующие операции:

1 прочитаем из РОНа значение первого операнда и запишем это значение в Рг1;

2 выполним вычитание единицы в АЛУ и сравним результат с нулем;

3 если результат не нулевой, то загрузим значение СчАК значением второго операнда;

4 переходим на выполнение следующей команды.

На рисунке 3.4 изображена ГСА выполнения команды перехода по счетчику.

Рисунок 3.4. ГСА выполнения команды 46.

4 Содержательная ГСА функционирования ОУ

ГСА функционирования ОУ изображена на чертеже 7091501.042.051.1.

Для полного функционирования ОУ используются прерывания, регулирующие, в случае непредвиденной ошибки, правильный ход выполнения команд. Чтобы каждое такое событие можно было бы обработать, необходимо чтобы оно сопровождалось выработкой соответствующего сигнала прерывания. В этом случае используется специальный регистр, называемый кодом прерывания (КП), имеющий три разряда. В построенной ГСА возможны следующие прерывания (все прерывания – программно-зависимые):

K:=001– нет команды.

LS:=010– потеря значимости при сложении с плавающей точкой;

S:=101– нарушение спецификации;

A:=110– нарушение адресации;

IF:=111– переполнение при операциях сложения;

Сигнал "Нет команды" вырабатывается в случае, если после сравнения КОП со всеми четырьмя, заданными по варианту, командами не нашлось ни одного совпадающего.

После возникновения прерывания программа прекращает дальнейшую работу, и вырабатывается ук – управляющий сигнал, оканчивающий работу.

Также используется регистр – код условия (РПр), формирующийся после выполнения операций сложения и загрузки. В его задачу входит определение знака результата или сообщить о переполнении суммы. Исходные данные берутся из сигналов АЛУ, формирующий те же сообщения. Кодирование РПр принято следующим образом:

- РПр[0:1]=00 – результат равен нулю;

- РПр [0:1]=01 – результат меньше нуля;

- РПр [0:1]=10 – результат больше нуля;

- РПр [0:1]=11 – переполнение.

В связи с особенностями, связанными с командными, некоторые микрокоманды разных команд были связаны между собой (например, формирование КП и РПр). Это связано с общей оптимизацией ОУ и дальнейшего синтеза УА.

Для контроля правильного перехода по счетчику, то есть переход произошел по адресу кратному двум, используется триггер перехода (ТП). Поэтому после команды перехода, при принудительной смене значения СчАК, устанавливается ТП; а при выборке и считывании очередной команда из ОП проверяется его значение, после чего ТП сбрасывается.

При естественном ходе событий, если СчАК принудительно не изменяет свое значение, нет необходимости проверять СчАК на четность.

Так как команды имеют размер по 2 (RR) или по 4 (RX) бита, а размер слова в ОП равен 4 битам, то возможны следующие способы размещения команд в ОП:

0

31

ОП

. . . . . .

RR

RR

RX

RR

½ RX

½ RX

½ RX

½ RX

RR

. . . . . .

Из ОП каждый раз можно считывать по 4 бита. Но, как видно из схемы размещения команд, в одном слове команд возможно размещение либо сразу двух команд, либо два полуслова одной команды RX и другой команды RX, либо второе полуслово команды RX и команда RR. В таких случаях, чтобы дважды не считывать одну и ту же область памяти из ОП, целесообразно использовать специальный 2-битовый регистр – буферный регист (БР), в котором запоминается вторая часть полуслова. Это удобно в случае естественного изменения СчАК. Если произошел переход, то уже нет смысла использовать БР.

5 Структурная схема ОУ

Структурная схема ОУ изображена на чертеже 7091501.042.051.002

Для простоты изображения на чертеже схемы, были закодированы все МО (управляющие сигналы) и все осведомительные сигналы.

Принята следующая кодировка МО:

y1: СчАК:=СчАК+2

y2: СчАК:=СчАК+4

y3: СчАК[5:21]:=СчАК+2

y4: РК[0:15]:=БР

y5: РК[16:31]:=РСОП[0:15]

y6: РК[0:31]:= РСОП[0:31]

y7: РК[0:15]:= РСОП[0:15]

y8: РК[0:15]:=РСОП[16:31]

y9: ЧтОП

y10: ЧтРП

y11: ЗпРП

yк: Yк

y12: Рг1[0:31]:=0…0.РК[20:31]

y13: ADD

y14: ADD c нормализацией

y15: DEC

y16: СлФ

y17: БР:=РОП[16:31]

y18: ТП:=0

y19: ТП:=1

y20: РАОП:=СчАК[5:21]

y21: РАОП:=СМ[45:61]

y22: РАОП:=СМ[45:60].1

y23: РАРП:=0.РК[12:15]

y24: РАРП[1:4]:=0.РК[8:11]

y25: РАРП[1:4]:=0.РК[16:19]

y26: РАРП[1:4]:=0.РК[8:11]

y27: РАРП[1:4]:=1.РК[8:10].1

y28: РАЛУ[32:63]:=РРП

y29: РАЛУ[0:31]:=РОП

y30: РАЛУ[0:31]:=РРП

y31: СМ[0:31]:=РРП

y32: СМ[32:63]:=РОП

y33: СМ[32:63]:=0…0.РК[20:31]

y34: СМ[0:31]:=РАЛУ[0:31]

y35: СМ[32:63]:=РРП

y36: РРП:=СМ[32:63]

y37: РРП:=СМ[0:31]

y38: РПр[0:3]:=ШАЛУ[0:3]

y39: K:=001

y40: LS:=010

y41: U:=011

y42: E:=100

y43: S:=101

y44: A:=110

y45: IF:=111

yпр: yпр

И кодировка осведомительных сигналов:

x0: БП0

x1: ТП

x2: СчАК[22]

x3: СчАК[23]

x4: СчАК[0:4]

x5: ZОП

x6: РСОП[0:1]=0

x7: РК[0:1]=0

x8: РК[0:7]=30

x9: РК[0:1]=1A

x10: ZАЛУ

x11: РК[0:7]= 6A\/46

x12: РК[12:15]=0

x13: РК[16:19]=0

x14: CM[40:44]

x15: CM[62:63]

x16: РК[0:7]= 46

x17: РК[8]\/ РК[11]

x18: ШАЛУ[0]=0

x19: LS=1

x20: LI=1

x21: E=1

x22: IF=1

x23:БП1

Структурная схема отображает структуру проектируемого ОУ, то есть все структурные связи блоков друг с другом, направления информации, разрядность информации, передаваемой из блока в блок, и управляющие сигналы при появлении которых производится та или иная операция. Сигналы yi производят последовательный запуск тех или иных элементов в работу. Последовательность появления этих сигналов представлена на ГСА работы ОУ.

Перечень элементов структурной схемы:

РП - регистровая память;

ОП - оперативная память;

БР - буферный регистр;

РК - регистр команды;

АЛУ – арифметико-логическое устройство;

СчАК – счётчик адреса команд

ТП – триггер перехода;

РПр – код условия;

КП – код прерывания;

УА – управляющий автомат.

Рассмотрим эти элеиенты более подробно.

1 АЛУ

Условное обозначение АЛУ показано на рисунке 5.1.

0 Рг1 63

АЛУ

0 Рг2 63

Рисунок 5.1. Условное обозначение АЛУ.

Как показано на рисрисунке 5.1, АЛУ имеет в своём составе два регистра (Рг1 и Рг2). В Рг1 и Рг2 помещаются данные, над которыми АЛУ будет производить вычисления. После выполнения операции ее результат всегда помещается на Рг1. Количество разрядов Рг1 и Рг2 выбирается равным максимальной длине операндов, над которыми производятся действия в АЛУ, поэтому в данной работе оба регистра являются 64-разрядными.

АЛУ выполняет различные операции, которые активируются УА. Каждая операция в АЛУ инициируется управляющим сигналом yi. Сигналы yi передаются в АЛУ по управляющей шине, в которой каждому сигналу yi соответствует однофазная цепь.

Осведомительный сигнал Zалу предназначен для фиксации момента выполнения операции в АЛУ. Zалу=1, когда АЛУ занято исполнением операции; Zалу=0, когда АЛУ свободно и находится в состоянии ожидания. Признак результата ПР (2 разряда), который тоже формируется в АЛУ, передается с помощью осведомительной шины, в которой каждому сигналу соответствует отдельная цепь. Внутренние прерывания АЛУ отсутствуют. АЛУ выполняет следующие функции:

ADD - функция сложения с фиксированной точкой (целочисленное) производит сложение 32-разрядных Рг1 и Рг2, результат остается в Рг1;

ADD норм. - функция сложения с плавающей точкой (длинное) производит сложение 64-разрядных Рг1 и Рг2, результат остается в Рг1;

DECпроизводит арифметическое вычитание единицы из Рг1, результат остается в Рг1.

2 Оперативная память (ОП)

Условное обозначение (ОП) приведено на рисунке 5.2.

0 РСОП 31

ОП

0 РАОП 15

Рисунок 5.2. Условное обозначение ОП

Длина слова ОП в данной работе равна 32 битам (4 байтам), согласно заданию. Слово читается и записывается в ОП целиком за одно обращение к ОП. Адрес слова, к которому приводится обращение, указывается в регистре адреса оперативная памяти (РАОП). Длина РАОП равняется 18 разрядам. Слово информации, которое записывается в ОП или читается из ОП, размещается на регистре слова ОП (РСОП). Операция в ОП инициируется сигналами чтения ЧтОП или записи ЗпОП. Осведомительный сигнал Zоп предназначен для фиксации занятости ОП, он необходим, поскольку цикл ОП имеет длительность, большую такта работы операционного устройства. Zоп=1, когда ОП занята выполнением операции чтения или записи. Момент окончания чтения или записи в ОП отмечается значением осведомительного сигнала ZОП = 0.

3 Регистровая память (РП).

Условное обозначение РП приведено на рисунке 5.3.

0 РСРП 31

РП

0 РАРП 4

Рисунок 5.3. Условное обозначение РП.

РП состоят из регистров общего назначения (РОНов) и регистров с плавающей запятой (РПЗ). РОНы используются в качестве индекс-регистров, базовых регистров, а также для хранения слов и полуслов, участвующих в операциях с фиксированной запятой. РОНы представляют собой 32-разрядные регистры и адресуются числами от 0 до 15. Для обращения к РОНам в командах отводится 4-разрядное поле.

При выполнении операций с плавающей точкой один или оба операнда могут располагаться в РПЗ. Всего используются 4 регистра длиной 8 байт каждый с адресами 0,2,4,6.

РОНы и РПЗ структурно объединены в 24-х регистровую память РП с шириной выборки 32 разряда: регистры 0-15 представляют РОНы, регистры 16-23 используются как 4 восьмибайтных регистра с плавающей точкой.

Регистр адреса регистровой памяти (РАРП) является 5-разрядным, а регистр слова регистровой памяти (РСРП) – 32-разрядным. Операнд, который записывается в РП или считывается из РП, помещается на РСРП. Чтение и запись индицируются соответственно сигналами ЧтРП или ЗпРП и выполняются во время одного такта работы операционного устройства. Обмен информацией с регистрами длиной в 8 байтов (длинными) осуществляется с помощью двух обращений к РП.

4 Регистр команды (РК)

РК предназначен для временного хранения команды, выбранной из оперативной памяти, и является 32-разрядным. При этом, первые два разряда (0 и 1) содержат признак формата; следующие пять разрядов (2-7) содержат код операции, а остальные разряды определяют операнды, над которыми выполняется операция.

5 Буферный регистр (БР)

БР предназначен для запоминания второго полуслова на время исполнения команды, заданной новым полусловом или словом. БР позволяет исключить повторное чтение из ОП того же слова при выборке последующей команды, то есть используется для уменьшения количества обращений к ОП. Возможность использования информации из ранее выбранного слова, хранимой на БР, имеется лишь в том случае, когда сохраняется естественный порядок выполнения команд. Буферный регистр является 16-разрядным.

6 Счётчик адреса команд (СчАК)

Для того, чтобы выполнить некоторую команду, ее необходимо выбрать из ОП на регистр команды РК. Адрес выбираемой команды хранится на счетчике адреса команд (СчАК). СчАК предназначен для хранения, приема и увеличения на 2 или на 4 адреса исполняемой команды. СчАК имеет 24 разряда. Единица хотя бы в одном из шести старших разрядов (0:5) сигнализирует о нарушении адресации команды, а единица в младшем разряде СчАКа (23) говорит о нарушении спецификации. Старшие 18 разрядов СчАКа определяют номер слова, а младший предпоследний разряд СчАКа (22) используется для определения номера полуслова в слове, с которого начинается команда.

7 Код условия (РПр).

РПр имеет размер в два разряда. В нашем случае на них передаются значения признаков результата из АЛУ, которые означают возможные признаки (равенство нулю, результат меньше нуля, результат больше нуля, переполнение).

 

8 Код прерывания (КП).

КУ имеет размер в три разряда. В данные разряды заносится код прерывания, возникшего в процессе выполнения программы. Возможны прерывания по следующим признакам:

-  неправильная адресация. Сигнализирует о нарушении адресации, которое возникает в том случае, когда адрес выходит за пределы фактической емкости ОП, то есть 512айт. В случае нарушения адресации КП устанавливается в значение 100 под действием соответствующего управляющего сигнала.

-  неправильная спецификация. Сигнализирует о нарушении спецификации, которое является следствием нарушения целочисленности границы для обрабатываемой единицы информации. В случае нарушения спецификации КП устанавливается в 101 под действием управляющего сигнала.

-  Остальные прерывания (переполнение, исчезновение порядка, потеря значимости) устанавливаются под воздействием АЛУ.

 

9 Триггер перехода (ТП).

ТП используется для того, чтобы установить признак предыдущей команды: ТП=1, если предыдущая команда являлась командой перехода; ТП=0 в противном случае. Управление (ТП) осуществляется при помощи соответствующих управляющих сигналов.

10 Управляющий автомат (УА).

УА хранит алгоритмы управления всех операций в виде микропрограммы. На вход поступают осведомительные сигналы xj, на выходе – управляющие сигналы yi.

6 Структурный синтез УА

Структурный синтез УА – это процесс построения схемы, реализующей УА, в заданном базисе логических и триггерных элементов.

Структурный синтез делится на этапы.

1 Кодирование состояний УА.

В данном случае каждая микрокоманда заменяется их структурным эквивалентом. Так как логика у УА – программируемая и способ адресации – принудительный, то структурным эквивалентом является некоторый адрес Аi. j, где i – непосредственный адрес очередной микрокоманды в памяти микрокоманд (ПМК), j – двоичная переменная, равная значению осведомительнго сигнала, поступающего на автомат из ОА. Так как некоторые микрокоманды не содержат в себе никакого осведомительного сигнала, то необходимо ввести такие сигналы, которые бы позволяли безусловно переходить по нулевому сигналу (БП0) или по единичному (БП1). Для этого введем в кодировку осведомительных сигналов еще два: x0 – БП0 и x23 – БП1.

Таким образом, каждое закодированное состояние по адресу Аi. j имеет свои микрооперанды и осведомительный сигнал. На рисунке 5 изображена ГСА в закодированном виде с указанием каждого исполнительного адреса.

2 Построение структурной таблицы переходов УА.

При построении структурной таблицы переходов производим преобразование графа автомата в список возможных переходов. Выходная таблица имеет следующие поля:

-  исполнительный адрес микрокоманды (А);

-  поле МО;

-  поле логического условия(ЛУ);

-  поле адреса перехода(Адр).

Таким образом, получаем следующую таблицу:

 

А

МО

ЛУ

Адр

A0.0

0

X1

A1

A1.0

0

X3

A7

A1.1

0

X2

A2

A2.0

Y4,Y1

БП0

A3

A2.1

0

БП0

A1

A3.0

0

X4

A4

A3.1

Yпр

БП1

A15

A4.0

0

БП0

A42

A4.1

0

X7

A5

A5.0

Y20,Y9

БП1

A6

A5.1

0

БП0

A12

A6.0

Y5,Y17,Y1,Y18

БП0

A20

A6.1

0

X5

A6

A7.0

0

X4

A8

A7.1

0

БП1

A42

A8.0

0

БП0

A42

A8.1

Y20,Y9

БП1

A9

A9.0

0

X2

A10

A9.1

0

X5

A9

A10.0

0

X6

A11

A10.1

Y8,Y1,Y18

БП0

A3

A11.0

Y6,Y2,Y18

БП0

A20

A11.1

Y7,Y17,Y1,Y18

БП0

A12

A12.0

0

X8

A13

A12.1

Y31,Y12

БП1

A14

A13.0

0

X9

A16

A13.1

Y23,Y10

БП1

A12

A14.0

Y38,Y21,Y37,Y11

БП0

A15

A14.1

0

X10

A14

A15.0

Yk

БП0

A0

A15.1

Y35,Y24,Y10

БП0

A17

A16.0

Y39

БП0

A15

A16.1

Y23,Y10

БП1

A15

A17.0

Y28,Y13

БП1

A18

A17.1

0

X22

A19

A18.0

Y38

БП1

A17

A18.1

0

X10

A18

A19.0

Y36,Y11

БП0

A15

A19.1

Y45

БП0

A15

A20.0

0

X11

A21

A20.1

0

X12

A22

A21.0

0

БП0

A16

A21.1

Y33

БП1

A20

A22.0

Y23,Y10

БП0

A23

A22.1

0

БП0

A24

A23.0

Y28,Y16

БП1

A24

A23.1

Y28,Y10

БП1

A26

A24.0

0

X13

A25

A24.1

0

X10

A24

A25.0

Y25,Y10

БП1

A23

A25.1

0

БП0

A26

A26.0

0

X14

A27

A26.1

0

X10

A26

A27.0

0

X15

A28

A27.1

0

БП0

A42

A28.0

Y21,Y9

БП1

A29

A28.1

0

БП1

A42

A29.0

Y29,Y22,Y9

БП1

A30

A29.1

0

X5

A29

A30.0

Y32,Y34

БП0

A31

A30.1

0

X5

A30

A31.0

0

X18

A32

A31.1

Y30,Y27,Y10

БП0

A34

A32.0

0

X17

A33

A32.1

Y24,Y10

БП1

A39

A33.0

Y26,Y10

БП1

A31

A33.1

0

БП1

A42

A34.0

Y28,Y14

БП1

A35

A34.1

0

X19

A36

A35.0

Y38

БП1

A34

A35.1

0

X10

A35

A36.0

0

X20

A37

A36.1

Y40

БП1

A3

A37.0

0

X21

A38

A37.1

0

БП1

A3

A38.0

Y36,Y11

БП0

A39

A38.1

Y42

БП1

A3

A39.0

Y26,Y37,Y11

БП0

A15

A39.1

Y35,Y15

БП1

A40

A40.0

0

X18

A41

A40.1

0

X10

A40

A41.0

Y3,Y19

БП0

A15

A41.1

0

БП0

A15

A42.0

Y43

БП1

A3

A42.1

Y44

БП1

A3

 

3 Кодирование поля МО.

Так как для кодирования микроопераций используются раздельные поля, то для их выделения построим граф несовместимости:

\

1

1

0

0

1

0

0

1

1

1

1

1

1

1

1

0

0

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

\

1

1

1

0

1

1

1

1

1

1

1

1

1

1

1

0

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

\

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

0

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

\

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

\

1

1

1

1

1

1

1

1

1

1

1

0

0

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

\

1

1

1

1

1

1

1

1

1

1

1

0

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

\

1

1

1

1

1

1

1

1

1

0

0

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

\

1

1

1

1

1

1

1

1

1

0

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

\

1

1

1

1

1

1

1

1

1

1

0

0

0

1

1

1

1

1

1

0

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

\

1

1

1

1

1

1

1

1

1

1

1

1

0

0

0

0

0

0

1

0

1

1

1

1

0

1

1

1

1

1

1

1

1

1

1

1

1

1

\

1

1

1

1

1

1

1

1

1

0

1

1

1

1

0

1

1

1

1

1

1

1

1

1

0

0

0

1

1

1

1

1

1

1

1

1

1

1

\

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

0

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

\

1

1

1

1

1

1

1

1

1

1

1

1

1

1

0

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

\

1

1

1

1

1

1

1

1

1

1

1

1

1

0

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

\

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

0

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

\

1

1

1

1

1

1

1

1

1

1

1

0

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

\

0

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

\

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

\

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

\

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

\

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

0

0

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

\

1

1

1

1

1

1

0

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

\

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

\

1

1

1

1

1

1

1

1

1

1

0

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

\

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

\

1

1

1

1

1

1

1

1

1

1

0

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

\

1

1

0

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

\

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

\

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

\

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

\

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

\

1

0

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

\

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

\

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

\

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

\

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

\

0

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

\

Исходя из постановки задачи, требуется кодировать поле МО раздельными полями. Тогда все множество МО разбивается на подмножества несовместимых МО. В операционной части микрокоманды для каждого подмножества Ŷs выбирается свое поле длиной ms=]log2(|{Ŷs}|+1)[. Каждое поле кодируется полем минимальной длины.

Выполняя для нашего конкретного задания, произведя разбивку всех МО на подмножества, получим:

Ŷ1: y1,y2,y11,y13,y14,y19,y24,y30,y31,y33,y39,y41,y42,y43,y45;

Ŷ2: y3,y4,y5,y7,y8,y12,y21,y22,y25,y26,y35,y40,y44,yk;

Ŷ3: y6,y15,y17,y20,y23,y27,y28,y32,y36,y37;

Ŷ4: y9,y10,y16,y18,y29,y34,y38;

Таким образом, мы получили пять подмножеств с мощностью каждого из них: |{Ŷ1}|=15, |{Ŷ2}|=14,|{Ŷ3}|=10,|{Ŷ4}|=7, и, следовательно, длина полей равна: m1=4, m2=4, m3=4, m4=3. Для удобства кодирования, закодируем каждую МО во всех полях в порядке их следования в списке, предложенном ранее, или по возрастанию. Тогда получим следующую кодировку:

1 для первого поля Ŷ1:

МО

y1

Y2

Y11

Y13

Y14

Y19

Y24

Y30

Y31

Y33

Y39

Код

0001

0010

0011

0100

0101

0110

0111

1000

1001

1010

1011

МО

Y41

Y42

Y43

Y45

Код

1100

1101

1110

1111

2 для второго поля Ŷ2:

МО

Y3

Y4

Y5

Y7

Y8

Y12

Y21

Y22

Y25

Y26

Y35

Код

0001

0010

0011

0100

0101

0110

0111

1000

1001

1010

1011

МО

Y40

Y44

Yупр

Код

1100

1101

1110

1111

3 для третьего поля Ŷ3:

МО

Y6

Y15

Y17

Y20

Y23

Y27

Y28

Y32

Y36

Y37

Код

0001

0010

0011

0100

0101

0110

0111

1000

1001

1010

4 для четвертого поля Ŷ4:

МО

Y9

Y10

Y16

Y18

Y29

Y34

Y38

Код

001

010

011

100

101

110

111

4 Кодирование осведомительных сигналов.

Кодирование осведомительных сигналов производится по принципу горизонтального кодирования, те есть каждому xi присваивается двоичный код, равный i.

5 Текст микропрограммы.

Объединив кодировку полей МО, осведомительных сигналов и закрепленную за каждым адресом свою микрокоманду (или ее отсутствие) и осведомительный сигнал, можно написать текст микропрограммы.

А

Ŷ1

Ŷ2

Ŷ3

Ŷ4

ЛУ

Адр

0000000

0000

0000

0000

000

00001

000001

0000001

0000

0000

0000

000

00011

000111

0000010

0000

0000

0000

000

00010

000010

0000011

0001

0010

0000

000

00000

000011

0000100

0000

0000

0000

000

00000

000001

0000101

0000

0000

0000

000

00100

000100

0000110

1111

0000

0000

000

11111

001111

0000111

0000

0000

0000

000

00000

101010

0001000

0000

0000

0000

000

00111

000101

0001001

0000

0000

0100

001

11111

000110

0001010

0000

0000

0000

000

00000

001100

0001011

0001

0011

0011

100

00000

010100

0001100

0000

0000

0000

000

00101

000110

0001101

0000

0000

0000

000

00100

001000

0001110

0000

0000

0000

000

11111

101010

0001111

0000

0000

0000

000

00000

101010

0010000

0000

0000

0100

001

11111

001001

0010001

0000

0000

0000

000

00010

001010

0010010

0000

0000

0000

000

00101

001001

0010011

0000

0000

0000

000

00110

001011

0010100

0001

0101

0000

100

00000

000011

0010101

0010

0000

0001

100

00000

010100

0010110

0001

0100

0011

100

00000

001100

0010111

0000

0000

0000

000

01000

001101

0011000

1001

0110

0000

000

11111

001110

0011001

0000

0000

0000

000

01001

010000

0011010

0000

0000

0101

010

11111

001100

0011011

0111

000

1010

111

00000

001111

0011100

0000

0000

0000

000

01010

001110

0011101

1110

0000

0000

000

00000

000000

0011110

0111

1011

0000

010

00000

010001

0011111

1011

0000

0000

000

00000

001111

0100000

0000

0101

0000

010

11111

001111

0100001

0100

0000

0111

000

11111

010010

0100010

0000

0000

0000

000

10110

010011

0100011

0000

0000

0000

111

11111

010001

0100100

0000

0000

0000

000

01010

010010

0100101

0011

0000

1001

000

00000

001111

0100110

1111

0000

0000

000

00000

001111

0100111

0000

0000

0000

000

01011

010101

0101000

0000

0000

0000

000

01100

010110

0101001

0000

0000

0000

000

00000

010000

0101010

1010

0000

0000

000

11111

010100

0101011

0000

0000

0101

010

00000

010111

0101100

0000

0000

0000

000

00000

011000

0101101

0000

0000

0111

011

11111

011000

0101110

0000

0000

0111

010

11111

011010

0101111

0000

0000

0000

000

01101

011001

0110000

0000

0000

0000

000

01010

011000

0110001

0000

1001

0000

010

11111

010111

0110010

0000

0000

0000

000

00000

011010

0110011

0000

0000

0000

000

01110

011011

0110100

0000

0000

0000

000

01010

100110

0110101

0000

0000

0000

000

01111

011100

0110110

0000

0000

0000

000

00000

101010

0110111

0000

0111

0000

001

11111

011101

0111000

0000

0000

0000

000

11111

101010

0111001

0000

1000

0000

001

11111

011110

0111010

0000

0000

0000

000

00101

011101

0111011

0000

0000

1000

110

00000

011111

0111100

0000

0000

0000

000

00101

011110

0111101

0000

0000

0000

000

10000

100000

0111110

1000

0000

0110

010

00000

100010

0111111

0000

0000

0000

000

10001

100001

1000000

0111

0000

0000

010

11111

100111

1000001

0000

1010

0000

010

11111

011111

1000010

0000

0000

0000

000

11111

101010

1000011

0101

0000

0111

000

11111

100011

1000100

0000

0000

0000

000

10011

100100

1000101

0000

0000

0000

111

11111

100010

1000110

0000

0000

0000

000

01010

100011

1000111

0000

0000

0000

000

10100

100101

1001000

0000

1100

0000

000

11111

000011

1001001

0000

0000

0000

000

10101

100110

1001010

1100

0000

0000

000

11111

100011

1001011

0011

0000

1001

000

00000

100111

1001100

1101

0000

0000

000

11111

000011

1001101

0011

1010

1010

000

00000

001111

1001110

0000

1011

0010

000

11111

101000

1001111

0000

0000

0000

000

10010

101001

1010000

0000

0000

0000

000

01010

101000

1010001

0110

0001

0000

000

00000

001111

1010010

0000

0000

0000

000

00000

001111

1010011

1110

0000

0000

000

11111

000011

1010100

1101

0000

0000

000

11111

000011



7. Разработка принципиальной схемы УА

Принципиальная электрическая схема строится на основе серии К155 (по постановке задания и в виду достаточной ее распространенности и дешевизны). Принципиальная электрическая схема УА изображена на чертеже 7091501.042.051.003.

В принципиальной схеме отсутствуют вспомогательные части, обеспечивающие работу УА, такие как блок питания, генератор запускающих импульсов, генератор тактовых импульсов и другие.

Ниже приведены характеристики используемых элементов:

Элемент

Время задержки, нс

Потребляемый ток, мА

DD1 – DD12 (К155 РЕ3)

50

110

DD3,DD24 (К155 ЛА3)

22

12

DD14 – DD17,DD25 (К155 ТР13)

36

56

DD18 (К155 ИД4)

32

40

 

9 ВРЕМЕННЫЕ ХАРАКТЕРИСТИКИ УСТРОЙСТВА

10  9.1 Временные характеристики ОА

Самой длинной операцией, выполняемой ОА, является увеличение СЧАК на 2. Cхема, выполняющая эту операцию, даёт задержку около 40 нс (т. к. СЧАК - это 24-битный счетчик на ИМС серии К155 ,операция выполняется за 1 такт – 50нс.). Время, за которое формируется X на выходе ОА, составляет 60 нс (2-х уровневая схема сравнения).

Задержка на ОА – это сумма времени выполнения самой длинной операции и времени формирования осведомительных сигналов:

TОА= 6*40+60= 300 нс.

11  9.2 Временные характеристики УА

Рассчитаем параметры тактовых синхроимпульсов. Для этого надо знать самый длинный путь, по которому идет сигнал:

2*DD14-> DD1->DD15->DD25->DD24->DD25->DD25->DD26

Задержка распространения сигнала по этому пути составит:

Т =2*22+50+20+22+35+22+22+20=235нс.

Общая задержка - сумма задержек операционного и управляющего автоматов.

Тобщ = 235+300=575 нс.

Максимальная частота следования синхроимпульсов составит 1/Тобщ нс, что составляет 1.869 МГц. Ближайшим стандартным значением является кварцевый резонатор на 1.9 МГц. Сигнал CLK запаздывает относительно С на 280 нс.

Таким образом синхросигналы будут выглядеть:

Потребляемая мощность равна:

Р = Uпит * Iобщ, Г=5В

где Iобщ — сумма всех токов, потребляемых элементами.

Iобщ = 2,132 мА

P = 5В * 2,132А = 10,66 Вт

8 ЛОГИЧЕСКОЕ МОДЕЛИРОВАНИЕ РАБОТЫ УСТРОЙСТВА

В задании на курсовое проектирование указано, что логическое моделирование представляет собой отслеживание состояний выхода схемы электрической принципиальной как функции значений осведомительных сигналов и предыдущего состояния схемы (содержания элементов памяти).

В соответствии с этим предлагается на примере 2-х команд проследить изменение состояний выходов ИМС, составляющих схему электрическую принципиальную.

При моделировании принимается, что осведомительные сигналы ZОП и ZАЛУ всегда равны 0. Предполагается, что сигнал установки схемы в начальное состояние уже выработан и схема установилась в начальное состояние.

Адр. Тек.

0 1 2 3

4 5 6 7

8 9 10 11

12 13 14

15 16 17 18 19

20 21 22 23 24 25

MS

XX

A0.0

 

-

   

X1

A1

0

A1.0

 

-

   

X3

A7

0

A7.0

 

-

   

X4

A8

1

A8.1

   

Y20

Y9

X23

A9

1

A9.1

 

-

   

X5

A9

0

A9.0

 

-

   

X2

A10

1

A10.1

Y1

Y8

 

Y18

X0

A3

0

A3.0

 

-

   

X4

A4

1

A4.1

 

-

   

X7

A5

1

A5.1

 

-

   

X0

A12

0

A12.0

 

-

   

X8

A13

1

A13.1

   

Y23

Y10

X23

A12

1

A12.1

Y31

Y12

   

X23

A14

1

A14.1

 

-

   

X10

A14

0

A14.0

Y11

Y21

Y37

Y38

X0

A15

0

A15.0

 

Yk

   

БП0

A0

0

A0.0

 

-

   

X1

A1

0

A1.0

 

-

   

X3

A7

1

A7.1

 

-

   

X23

A42

1

A42.1

Y43

     

X23

A3

1

A3.1

 

Yпр

   

X0

A0

0

В процессе моделирования мы убедились в правильности функционирования схемы электрической принципиальной
ЗАКЛЮЧЕНИЕ

В предложенном курсовом проекте, в соответствии с вариантом задания спроектировано операционное устройство, предусмотренное программой обучения по дисциплине "ЦЭВМ". Построена его структурная и электрическая принципиальная схемы. Рассчитаны необходимые характеристики. Операционное устройство обеспечивает все пункты поставленной задачи на курсовое проектирование, указанное в пункте "Постановка задачи" данной пояснительной записки. В результате проектирования синтезировано операционное устройство на ИМС серии 155 реализующее, в соответствии с вариантом задания 4 команды, являющееся фрагментом процессора, реализующего от 128 до 256 команд.

В ходе курсового проектирования закреплены основные разделы курсов «Архитектура ЭВМ» и «Цифровые ЭВМ», приобретены навыки проектирования узлов ЦЭВМ и изготовление соответствующей конструкторской документации.

Библиография

1  Схемотехника БИС постоянных запоминающих устройств./О. А. Петросян, И. Я. Козырь, Л. А. Коледов, Ю. И. Щетинин. – М.:Радио и связь, 1987.

2  Корнейчук В. И., Тарасенко В. П. Вычичислительные устройства на микросхемах: Справочник. – 2-е изд., перераб. и доп. – К.: Тэхника, 1988.

3  Усатенко С. Т., Каченюк Т. К., Терехов М. В. Выполнение электрических схем оп ЕСКД: Справочник. – М.: Издательство стандартов, 1989.

4  Александров К. К., Кузьмина Е. Г. Электрические чертежи и схемы. – М.: Энергоатомиздат, 1990.

5  Вычислительная система IBM/360. Принцип работы. Пер. с англ./Под ред. В. С. Штаркмана.–М.: Сов. радио, 1969.

6  Курс лекций профессора Апраксина Ю. К. по дисциплине "Цифровые ЭВМ".

Добавить комментарий


Защитный код
Обновить

По темам:

История Украины

Культурология

Высшая математика

Информатика

Охотоведение

Статистика

География

Военная наука

Английский язык

Генетика

Разное

Технологиеские темы

Украинский язык

Филология

Философия

Химия

Экология

Социология

Физическое воспитание

Растениевосдство

Педагогика

История

Психология

Религиоведение

Плодоводство

Экономические темы

Бухгалтерские темы

Маркетинг

Иностранные языки

Ветеринарная медицина

Технические темы

Землеустройство

Медицинские темы

Творчество

Лесное и парковое хозяйство